PATENT ARSTRACTS OF JAPAN

(11)Publication number :

2000-261252

(43)Date of publication of application: 22.09.2000

(51)Int.CI.

H03F 1/32

(21)Application number: 11-065911 (22)Date of filing:

12 03 1999


(71)Applicant: KOKUSAI ELECTRIC CO LTD

(72)Inventor: FUJISAWA KAZUHIRO

(54) DISTORTION COMPENSATION POWER AMPLIFICATION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the circuit scale of a distortion compensation power amplification circuit where envelope feedback control is applied to the complex synthesis PD method and to reduce the cost. SOLUTION: Part of an input signal before being divided into two by a distributor 11 is extracted by a directional coupler 10 and is subjected to envelope detection by a detector 23 to obtain a reference input of an error detector 24. Meanwhile, part of the output of a power amplifier 18 is extracted and the signal obtained by envelope detection is inputted to the error detector 24 to detect the difference (distortion component) from the reference input. A control part 25 controls the amplitude and phase of the tertiary distortion of the opposite polarity generated by a tertiary distortion generator 13 so that this difference is made 0.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-261252 (P2000-261252A)

(43)公開日 平成12年9月22日(2000.9.22)

(51) Int.Cl.7 H 0 3 F 1/32 識別記号

FI H03F 1/32 テーマコート*(参考) 5 J O 9 O

審査請求 未請求 請求項の数1 OL (全 4 頁)

(21)出願番号

特顏平11-65911

(22)出願日

平成11年3月12日(1999.3.12)

(71)出願人 000001122

国際電気株式会社

東京都中野区東中野三丁目14番20号

(72)発明者 藤沢 和弘

277E9113 BRV 1130

東京都中野区東中野三丁目14番20号 国際

電気株式会社内

(74)代理人 100069257

弁理士 大塚 学

Fターム(参考) 5J090 AA04 AA41 CA27 FA08 GN03

CN04 CN07 HA19 HA26 HN03 HN07 HN14 KA15 KA16 KA23

KA26 KA55 MA14 MA20 SA14


TA01 TA02 TA03

(54) 【発明の名称】 歪補償電力増幅回路

(57)【要約】

【課題】複素合成PD法に包絡線帰還制御を適用した歪 補償電力増幅回路の回路規模を縮小してコストを低減す る。

【解決手段】分配器 1 1 で 2 分配する前の入力信号の一部を方向性結合器 1 0 で抽出して検波器 2 3 で包絡線検 波し、誤差検出器 2 4 の基準入力とする。一方、電力増幅器 1 8 の出力の一部を抽出して包絡線検波した信号を誤差検出器 2 4 に入力して基準入力との差(歪成分)を検出する。制御部 2 5 はその差が零になるように 3 次至発生器 1 3 で発生させた逆極性 3 次歪の振幅と位相を制御するように構成した。



【特許請求の範囲】

【請求項1】 ディジタル変調された単一キャリアの入 力信号を電力増幅して送信出力とする場合の電力増幅器 の非線形性によって発生し隣接チャネルに対する漏洩電 力となる速成分を抑圧するために、

1

前記入力信号を2分配する分配器と、

該分配器で2分配された一方の信号を入力し、前記電力 増幅器の非線形性によって発生する歪と逆極性の3次歪 を発生させる歪発生器と、

該歪発生器の出力の振幅を制御信号によって変化させる 10 可変減衰器と、

該可変減衰器の出力の移相量を制御信号によって変化させる可変移相器と、

せる可変移相器と、 該可変移相器の出力と前記分配器で2分配された他方の 信号を遅延させた信号とを合成する合成器と、

該合成器で合成された信号を電力増幅して送信出力とす ス電力増幅界と

前記入力信号の一部を抽出して包絡線検波する第1の検

波器と、 前記送信出力の一部を抽出して包絡線検波する第2の検 20 波器と、

前記第1の検波器から出力される無歪の包格線検波出力を基準信号とし、前記第2の検波器の出力と比較してその差である歪成分を出力する誤差検出器と、

該誤差検出器から出力される歪成分がゼロになるような 前記制御信号をそれぞれ前記可変減衰器と前記可変移相 器に与える制御部とが備えられ、

前記電力増幅器で発生し隣接チャネルに対する漏洩電力 となる前記電成分が前記歪発生器によって発生させた逆 健性の3次歪によって相殺されるように構成された歪補 30 優電力増幅回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、VHF、UHF帯のデジタル移動連信の基地原無線設備に実装される送信機の電力増幅回路に関し、特に、億力増幅器の発生歪を押えて電力効率を上げるための歪補便回路が付加された電力増幅回路に関するものである。

[0002]

【従来の技術】デジタル移動連信の基地局送信装置化 は、電力用トランジスタを用いた電力増幅回路が設けら れている。基地局の電力増幅回路は、線形性が良く、高 出力で歪の少ないA級またはAB級動作で、終段はバラ レル合成またはブラシュブル構成による回路が一般的で ある。

[0003] 図3は電力増幅器の入出力特性例図である。デジタル変調された単一キャリア信号(CW)の入力電力P1,1k(対する出力電力Peur と3次歪の特性例である。入力電力P1,1k(対する出力電力Peur と3次歪の特性例である。入力電力P1,1k(対する出力電力Peur と 快波器20で包絡線検波されて削御部21 に送られる。ともに3次歪が1:3の傾斜に添って増加し、出力電力 50 [0009]一方、メモリ22には、送信出力が無歪の

 P_{out} が非線形領域にかめると増加が顕著になる (3次 産労化点)。その点と出力電力との差が3次相互変調査 (IM_s) である。また、この図には、例えば、入力信 号が $\pi/4$ シフトQPSK変調されたデジタル信号の場 合の送信出力における開接チャネルに対する漏洩電力 (Λ CP)を示している。

[0004] とのように、入力電力が大きくなると、入 出力特性が非線形性を示すようになり、デジタル変調さ れた単一キャリアの場合、入力電力が大きくなると、出 力電力に至成分が含まれるようになる。また、多周波信 号の場合は入力が大きくなると相互変調歪 (IM、)が 発生するようになる。このような音が発生するとスプリ アス放射として規制されるため、最大出力が、増幅器の 館和レベルよりかなり低い値に制度されるので、増幅器 の電力効率が低下することになる。

[0005]上述の単一キャリア入力の増加による出力 劣化や多周波入力による相互変調金の発生は、図からわ かるように、主として3次歪の発生によるものであり、 このような3次歪を補償する歪補償技術の数々が開発さ れ実用化されている。

【0008】ブリディストーション (PD) は歪補債技術の一つであり、電力増幅器の前肢に電力増幅器で発生する歪成分を相殺するための信号を発生させるブリディストーション回路 (PD回路:前置正み補償回路)を設けて、電力増幅器の発生歪を相殺して重量を改善し、電力効率を向上をしようとするものである。

【0007】図4は従来の歪補償電力増幅回路のブロッ ク図である。との例は、複素合成PD法に包絡線帰還制 御を適用した歪補償電力増幅回路である。図において、 11は分配器、12はPD回路、13は歪発生器、14 は可変減衰器、15は可変移相器、16は遅延線、17 は合成器、18は電力増幅器、19は方向性結合器、2 0は検波器、21は制御部、22はメモリである。 【0008】例えば、入力信号としてπ/4シフトQP SK変調された単一キャリア信号が入力され、分配器1 1 によって遅延線 1 6 と P D 同路 1 2 に分配される。 P D回路12の歪発生器13は3次歪発生器であり、デジ タル変調された単一キャリアの入力信号の極性を反転し て3次歪を発生させ、無歪の正極(非反転)キャリア入 カ信号と合成してキャリア成分を相殺し、逆極性の3次 歪のみを出力する。その出力は、可変減衰器14と可変 移相器15で振幅と位相が調整され、合成器17で、遅 延線16を介した信号と合成される。その合成信号は電 力増幅器18で増幅されるが、そのとき電力増幅器18 で発生する3次歪成分が、PD回路12で発生させた逆 極性の3次歪成分によって相殺されて歪補償された送信 出力が得られる。送信出力に含まれる残留歪を検出する ため、その一部が方向性結合器19によって抽出され、 検波器20で包絡線検波されて制御部21に送られる。

ときの包絡線検波後の波形データが、予め格納されてお り、制御部21は、検波器20から入力されたデータを メモリ22のデータと比較し、その差(歪成分)が零に なるように、可変減衰器14と可変移相器15の値を制 御する。

[0010]

【発明が解決しようとする課題】しかし、上記従来の歪 補償電力増幅回路においては、メモリ22に記憶させて おく包絡線検波後の波形データのデータ量が多いため、 回路規模が大きく、かつ、高価である、という問題があ 10 または抵抗減衰器によって入力レベルがほぼ同じくなる る。さらに、このような歪補償電力増幅回路が実装され た送信機を工場で多数生産する場合。 電力増幅器の構成 部品の性能のばらつきにより、無歪状態の出力信号を解 析した波形データがばらつくため、多数の製品を一台ず つ測定してメモリ22にデータを格納しなければなら ず、工数がかかって原価が下げられない、という問題が

【0011】発明の目的は、上記従来の問題点を解消す るために行ったものであり、簡単な回路を付加すること を小さくするとともに、多数生産する場合、一台ずつの 調整作業をなくして工数を軽減し、コストを下げられる ようにした歪補償電力増幅回路を提供することにある。 [0012]

【課題を解決するための手段】本発明の歪補償電力増幅 同路は、ディジタル変調された単一キャリアの入力信号 を電力増幅して送信出力とする場合の電力増幅器の非線 形性によって発生し隣接チャネルに対する漏洩電力とな る歪成分を抑圧するために、前記入力信号を2分配する 分配器と、該分配器で2分配された一方の信号を入力 し、前記電力増幅器の非線形性によって発生する歪と逆 極性の3次歪を発生させる歪発生器と、該歪発生器の出 力の振幅を制御信号によって変化させる可変減衰器と、 該可変減衰器の出力の移相量を制御信号によって変化さ せる可変移相器と、該可変移相器の出力と前記分配器で 2分配された他方の信号を遅延させた信号とを合成する 合成器と、該合成器で合成された信号を電力増幅して送 信出力とする電力増幅器と、前記入力信号の一部を抽出 して包絡線検波する第1の検波器と、前記送信出力の一 の検波器から出力される無歪の包絡線検波出力を基準信 号とし、前記第2の検波器の出力と比較してその差であ る歪成分を出力する誤差検出器と、該誤差検出器から出 力される歪成分がゼロになるような前記制御信号をそれ ぞれ前記可変減衰器と前記可変移相器に与える制御部と が備えられ、前記電力増幅器で発生し隣接チャネルに対 する漏洩電力となる前記歪成分が前記歪発生器によって 発生させた逆極性の3次歪によって相殺されるように構 成されたことを特徴とするものである。

[0013]

【発明の実施の形態】図1は本発明の実施例を示すブロ ック図である。図において、分配器11と合成器17の 間のPD回路12と遅延線16、及び、電力増幅器1 8、方向性結合器19、検波器20は従来と同じであ る。10は入力信号の一部を抽出する方向性結合器、2 3は抽出した入力信号を包絡線検波する検波器、24は 誤差検出器である。入力側の検出器23と出力側の検出 器20は、共に忠実に入力される信号を検波し、比較誤 差(歪成分)が確実に検出できるように、方向性結合器 ように調整されている。

【0014】誤差検出器24は、差動増幅回路で構成さ れ、例えば、π/4シフトQPSKのデジタル変調され た入力信号を検波器23で包絡線検波した無歪包絡線信 号を比較規準とし、送信出力を検波器20で包絡線検波 した信号との差(歪成分)を求めて制御部25に与え る。制御部25は、その歪成分が零になるように可変減 衰器14と可変移相器15を制御する。

【0015】上記のように、本発明では、入力信号の一 によりメモリを省略して歪補償電力増幅回路の回路規模 20 部を包絡線検波した無歪包絡線信号を規準信号とするこ とによって従来のメモリを省略し、電力増幅された送信 出力の一部を包絡線検波した信号と比較して送信出力に 含まれる歪成分をとり出し、歪発生器 13で発生した相 殺用の歪成分の振幅と位相を制御することによって送信 出力の歪を相殺し、電力増幅器18の電力効率を高めた ととを要旨とするものである。

【0016】図2は本発明の効果を示す送信出力の周波 数スペクトラムである。送信周波数f。のプラス側隣接 チャネル ((+) A dj.ch.) とマイナス側隣接チャネル ((~) A dj.ch.) における所定の帯域の電力、即ち、 隣接チャネル漏洩電力(ACP)は、補償"なし"のと き ((+)側-38.75dB、(-)側-38.00d B) に対し、補償 "あり" のとき ((+)側-48.0 OdB. (-) 側-49, 25dB) となり、約10dBの改 善量が得られ、実用上極めて大きい改善結果が得られ

【0017】図3は、前述のように、電力増幅器の入出 力特性にACPの特性を記入したものであり、補償"あ り"のときのACPが、"なし"のときに比べて約10 部を抽出して包絡線検波する第2の検波器と、前記第1 40 dBの改善が得られている。歪改善量は、2~3 dBでも実 用上は低消費電力化の効果があることを考えれば、約1 0 dBの改善は極めて著しい改善である。

[0018]

[発明の効果]以上詳細に説明したように、本発明を実 施することにより、簡単な回路を付加するだけでメモリ を省略できるので回路規模を縮小することができコスト を下げることができる。さらに、多数の送信機を生産す る場合の調整工数が削減され、装置のコスト低減に極め て著しい効果を発揮する。さらに、本発明は、次世代移 50 動通信システムのW-CDMA(広帯域CDMA: Wide band Code Division Multiple Access)システムにおいても適用することができる。

【図面の簡単な説明】

【図1】本発明の実施例を示すブロック図である。 【図2】本発明の効果を示す送信出力の周波数スペクト ラムである。

【図3】本発明の効果を示す電力増幅器の入出力特性例 図である。

【図4】従来の歪補賃電力増幅回路のブロック図である。

【符号の説明】

10,19 方向性結合器

11 分配器

*12 PD回路

13 歪発生器

14 可変減衰器

15 可変移相器 16 遅延線

17 合成器

18 電力増幅器

20 検波器

21 制御部

22 メモリ


23 検波器

24 誤差検出器 25 制御部


[図1]

17 19 19

[図3]



[図2]



[図4]

